BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-245316

(43)Date of publication of application: 19.09.1995

(51)Int.CI.

H01L 21/331 H01L 29/73 H01L 29/205

(21)Application number: 06-036079

(71)Applicant: FUJITSU LTD

(22)Date of filing:

07.03.1994


(72)Inventor: YAMADA HIROSHI

(54) HETEROJUNCTION BIPOLAR TRANSISTOR AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To provide an HBT which is high in operating speed, low in power consumption, and has excellent element characteristics by reducing the thickness of an intrinsic base layer under high controllability and reducing the sheet resistance and contact resistance of an external base layer.

CONSTITUTION: A p+-type GaAs intrinsic base layer 22, n-type Al0.25Ga0.75As emitter layer 24, etc., are successively formed on the central part of an n-type GaAs collector layer 14. In addition, a p+-type GaAs external base layer 18 is formed on the collector layer 14 around the base layer 22 with an n-type InGaP etching stopper layer 16 in between. The base layer 22, emitter layer 24, etc., etc., are regrown on the collector layer 14 exposed by selectively etching the base layer 18 by utilizing the etching stopper layer 16.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出劇公開發导

特開平7-245316

(43)公開日 平成7年(1995)9月19日

(51) Int.CL. 織別位号 庁内整理番号 ΡI 技術表示館所 HOIL 21/331 29/73 29/205 H01L 29/72 29/ 205 審査請求 京請求 菌求項の数9 OL (全 15 頁) (21)出顧番号 特顯平6-36079 (71)出廢人 000005223 日士追除式会社 (22)出顧日 平成6年(1994)3月7日 神奈川県川崎市中原区上小田中1015番池 (72)発明者 山田 治 神奈川県川崎市中原区上小田中1015番地 内括会法教配士官 (74)代壁人 弁壁土 北斯 好人


(54) 【発明の名称】 ヘテロ接合パイポーラトランジスタ及びその製造方法

(57)【要約】

し、外部ペース層のシート抵抗及びコンタクト抵抗を低減して、高速性・低消費電力性に優れ、かつ良好な素子特性を有するHBTを提供することを目的とする。【構成】n-GaAsコレクタ屋14上の中央部に、pーGaAs真性ペース層22の国間のn-GaAsコレクタ層14上に、n-InGaPエッチングストッパ層16を介してp・GaAs身体ペース層22及びn-AlexiGaenAsエミッタ層24等は、n-InGaPエッチングストッパ層16を利用したp・GaAs外部ペース層18の選択エッチングにより露出させたn-GaAsコレクタ層14上に再成長させたものである。

【目的】本発明は、真性ベース層を制御性よく薄層化

本発明の第1の実施例による HBT を示す部面図



(2)

【特許請求の衛囲】

【請求項1】 コレクタ層と、

前記コレクタ層上に形成された真性ベース層と、 前記真性ベース層周囲の前記コレクタ層上に、エッチン グストッパ層を介して形成された外部ベース層と、 前記真性ベース層上に形成され、前記真性ベース層より 大きなバンドギャップをもつエミッタ層とを有すること を特徴とするヘテロ接合バイボーラトランジスタ。

【詰求項2】 コレクタ層と、

前記コレクタ層上に形成されたベース層と、

前記ベース層上に形成された真性ベース層と、

前記真性ベース層周囲の前記ベース層上に、エッチング ストッパ層を介して形成された外部ベース層と、

前記真性ベース層上に形成され、前記真性ベース層より 大きなバンドギャップをもつエミッタ層とを有すること を特徴とするヘテロ接合バイポーラトランジスタ。

【請求項3】 コレクタ層と、

前記コレクタ層上に形成されたベース層と、

前記ペース層上に形成され、前記ペース層より大きなバ ンドギャップをもつエミッタ層と、

前記エミッタ層周囲の前記ベース層上に、エッチングス トッパ層を介して形成された外部ペース層とを有するこ とを特徴とするヘテロ接合バイポーラトランジスタ。

【諸求項4】 諸求項1乃至3のいずれかに記載のヘテ 口接合バイボーラトランジスタにおいて、

前記外部ペース層側壁に、サイドウォール層が形成され ていることを特徴とするヘテロ接合バイポーラトランジ スタ、

【韻求項5】 コレクタ層上に、エッチングストッパ層 及び外部ペース層を順に成長させる工程と、

前記外部ベース層上に所定の形状にパターニングしたマ スク層を形成する工程と

前記マスク層をマスクとして、前記外部ベース層を前記 エッチングストッパ層に達するまで選択的にエッチング した後、舞出した前記エッチングストッパ層を選択的に エッチングして、前記コレクタ層を露出させる工程と、 露出した前記コレクタ層上に、真性ベース層及び前記真 性ベース層より大きなパンドギャップをもつエミッタ層 を順に成長させる工程とを有することを特徴とするヘテ 口接合バイボーラトランジスタの製造方法。

【請求項6】 コレクタ層上に、ベース層、エッチング ストッパ層及び外部ベース層を順に成長させる工程と、 前記外部ベース層上に所定の形状にバターニングしたマ スク層を形成する工程と.

前記マスク層をマスクとして、前記外部ベース層を前記 エッチングストッパ層に達するまで選択的にエッチング した後、雰囲した前記エッチングストッパ層を選択的に エッチングして、前記ペース層を露出させる工程と、 露出した前記ペース層上に、真性ペース層及び前記真性 順に成長させる工程とを有することを特徴とするヘテロ 接合バイボーラトランジスタの製造方法。

【諱求項7】 コレクタ居上に、ベース層、エッチング ストッパ層及び外部ペース層を順に成長させる工程と、 前記外部ペース層上に所定の形状にパターニングしたマ スク層を形成する工程と.

前記マスク層をマスクとして、前記外部ベース層を前記 エッチングストッパ層に達するまで選択的にエッチング した後、舞出した前記エッチングストッパ層を選択的に

10 エッチングして、前記ペース層を露出させる工程と、 露出した前記ペース層上に、前記ペース層より大きなバ ンドギャップをもつエミッタ層を成長させる工程とを有 することを特徴とするヘテロ接合バイボーラトランジス タの製造方法。

【語求項8】 請求項5乃至7のいずれかに記載のヘテ 口接合バイボーラトランジスタの製造方法において、 前記外部ペース層を選択的にエッチングした後に、前記 外部ベース層側壁に、サイドウォール層を形成すること を特徴とするヘテロ接合バイボーラトランジスタの製造 20 方法。

【諱求項9】 請求項8に記載のヘテロ接合バイポーラ トランジスタの製造方法において、

前記サイドウォール圏の形成を、前記エッチングストッ パ層を選択的にエッチングする前に行うことを特徴とす るヘテロ接合バイボーラトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ヘテロ接合バイポーラ トランジスタ(Hetero-junction Bipolar Transistor; 30 HBT〉及びその製造方法に関する。

[0002]

【従来の技術】エミッタにワイドバンドギャップの半導 体を用いるHBTは、エミッタ往入効率が高く電流利得 が高いこと、また高い電流利得を維持しつつベース抵抗 を小さくできることから、 高国波特性と高速スイッチン グ特性に優れ、従来の半導体素子では成しえなかったよ うな超高速デジタル処理が可能である。そして超高速通 信の分野ではその高い性能が既に実証され、その実用化 が期待されている。

40 【0003】しかし、集積回路への応用を考えるとき消 費電力が問題となり、如何に微細化を行い、少ない電流 でデバイスを動作させ、かつその高速性を更に引き出す かが課題となっている。微細化については、現状のHB Tがメザ構造であることから、エミッタ幅が1μm以下 の制工は難しく、これ以上の微細化は困難である。高速 化については、HB下は通常のバイポーラトランジスタ に比べ!桁程度ベース濃度を高く設定できることから、 通常トレードオフの関係にある、ベース薄層化によるベ ース走行時間の短縮とベース抵抗の低減とを両立させる ベース層より大きなバンドギャップをもつエミッタ層を 50 ことが可能である。このため高い高遠性を有するわけで

あるが、ベースの高濃度化にも限界があり、現状の構造 ではとれ以上の高速化は難しい。

【0004】そのため、現状の構造のもつこれらの技術 課題を解決できる一つの手段として、再成長を用いた日 BTが注目されている。以下、外部ベースに再成長を用 いたHBTの製造方法を、図13を用いて説明する。半 絶縁性GaAs墓板50上に、nº-GaAsサブコレ クタ層52、n-GaAsコレクタ層54、p-GaA sベース層56. n-AlGaAsエミッタ層58、n * -GaAsエミッタキャップ層60. WSュ層62、 及びS・〇」層64を順に形成する。

【0005】続いて、この5±0、層64上に、レジス ト膜を塗布した後、所定の形状にパターニングする。そ してこのパターニングしたレジスト競をマスクとして、 SiO, 層64. WS! 層62、n'-GaAsエミッ タキャップ層60、及びn-A!GaAsエミッタ層5 8をメザエッチングして、n-A!GaAsエミッタ圏 58を露出させる。その後、レジスト膜を除去する(図 13(a) 表配)。

【0006】次いで、残存するn-AlGaAsエミッ 20 夕暑58及びp-GaAsベース層56をメサエッチン グして、n-GaAsコレクタ座54を露出させる。続 いて、全面にSiO、層66を堆積した後、選択的に算 方性エッチングを行い、競俘するn-AlGaAsエミ ッタ層58表面を露出させると共に、メサ状のSiO。 **屋64、WSi唇62、n*-GaAsエミッタキャッ** フ層60、及びn-A!GaAsエミッタ圏58の側 壁. 並びにn‐GaAsコレクタ層54上にSiO。 層 66を残存させる(図13(b) 容照)。

6をマスクとして、n-AlGaAsエミッタ層58及 びp-GaAsベース層56を選択エッチングし、n-GaAsコレクタ屋54を露出させる。続いて、との露 出したn-GaAsコレクタ屋54上に、p*-GaA s外部ペース層68を選択再成長する。そしてこのp* -GaAs外部ベース層68上に、Ti/Pt/Auベ ース電極70を形成する。また、日イオン注入により、 n-GaAsコレクタ層54から半絶縁性GaAs基板 50にまで達する素子間分解領域72を形成し、素子分 離を行う(図13(c)参照)。

【0008】次いで、SiO、層66及びn-GaAs コレクタ磨54を選択エッチングして、nº-GaAs サブコレクタ層52を露出させた後、この露出したn・ -GaAsサブコレクタ層52上に、AuGe/N:/ Auコレクタ電便7.4を形成する。続いて、全面にパッ シベーション膜としてSiO。層76を堆積した後、W Si層62上のSiO、層76及びSiO、層64を選 択エッチングして、露出したWS:層62上に、T:/ Pt/Auエミッタ電優?8を形成する(図13(d) **参照)。こうしてHBTを完成させる。**

【0009】このように、p゚ーGaAs外部ベース層 68を選択再成長することにより、p-GaAsベース 图56の真性ペース領域の特性とは無関係に、p゚-G 8AS外部ベース層68を厚く、かつ高濃度に設定する ことができる。このため、真性ベース領域をなすp-G aAsベース層56を薄くしてもp゚ーGaAs外部ベ ース層68のシート抵抗は高くなることはなく、またp * - GaAs外部ペース層68の濃度を極限まで高くし ても電流利得等になんら影響を与えることはない。従っ 10 て、ベース定行時間の短縮とベース抵抗の低減とを同時 に達成することができる。

【0010】しかし、上記従来のp* - GaAs外部べ ース層68を再成長するHBTにおいても、それがメサ 構造であることから、その微細化には一定の限界があ る。そのため、エミッタに再成長を用いたHBTが提案 されている (特開平2-168629号参照)、以下、 このHBTの製造方法を、図14を用いて説明する。n '-GaAs芸板80上に、n'-GaAsバッファ圏 82. n-GaAsコレクタ暦84. 及びp-GaAs ベース圏86を順に形成する(図14(a)参照)。

【0011】次いで、全面にPAS膜88を形成した 後、遷択エッチングにより開口部を形成する。この開口 部のp-G8ASベース層86を所定の深さまでエッチ ングする。続いて、Asを照射しつつ?20℃以上に昇 湿することにより、露出したp-GaAsベース層86 表面を熱的にエッチングして、清浄なベース層表面を形 成する(図14(り)を照)。

【0012】次いで、全面に、n-A1GaAsエミッ 夕暦90及びn*ーGaAsエミッタキャップ暦92を 【0007】次いで、SiO, 層64及びSiO, 層6 30 順に再成長する。このとき、p-GaAsベース層90 上の再結晶結晶は単結晶となり、PAS順88上の再結 晶結晶は高抵抗多結晶となる(図14(c)参照)。次 いで、PAS膜88上の高低抗多結晶を除去した後、フ ォトリングラフィ技術及びリフトオフ技術を用いて、n '-GaASエミッタキャップ圏92上にエミッタ電極 94を、p-GaAsベース層86上にベース電極96 を、n-GaAsコレクタ層84上にコレクタ電便98 を. それぞれ形成する (図 1.4 (d) 参照)。 こうして HBTを完成させる。

> 【0013】とのように、n゚ーGaAsバッファ層8 2から厚い層厚のp - GaAsベース層86まで順に成 長させた後、エミッタ領域となる部分をエッチングして p-GaAsベース圏86を薄層化し、このp-GaA sベース圏86上にn-AlGaAsエミッタ層90を 再成長することにより、p-GaAsベース層86の真 性ベース領域を薄くし、外部ベース領域を厚くすること ができる。従って、ベース走行時間の短縮とベース抵抗 の低減とを同時に達成することが可能であり、現状の機 造の展界を越える高速化が可能である。またこの構造は 50 メサ構造でないため、微細化にも有利である。

特関平7-245316

[0014]

【発明が解決しようとする課題】しかし、上記従来のエ ミッタに再成長を用いたHBTにおいては、図14

5

(b) に示すように、p-GaAsベース層86の厚さ をエッチングにより制御するため、副御姓や耳現性が悪 く、従ってベースの薄層化を制限して高速化が妨げられ るという問題があった。

【0015】また、エミッタの再成長においては、p-GaAsベース層86上にn-AIGaAsエミッタ層 界面が一致することから、再成長界面のコンタミネーシ ョンが素子特性に大きな影響を及ぼし、電流利得等の素 子特性を低下させてしまうという問題があった。そこで 本発明は、上記の問題点を鑑み、真性ベース層を制御性 よく薄層化し、外部ベース層のシート抵抗及びコンタク ト抵抗を低減して、高速性・低消費電力性に優れ、かつ 良好な素子特性を有するHBTを提供することを目的と する.

[0016]

【課題を解決するための手段】上記課題は、コレクタ層 26 と、前記コレクタ層上に形成された真性ベース層と、前 記真性ベース層周囲の前記コレクタ層上に、エッチング ストッパ層を介して形成された外部ベース層と、前記真 性ベース層上に形成され、前記真性ベース層より大きな バンドギャップをもつエミッタ層とを有することを特徴 とするヘテロ接合バイボーラトランジスタによって達成 される。

【0017】また、上記課題は、コレクタ層と、前記コ レクタ層上に形成されたベース層と、前記ベース層上に 記ペース層上に、エッチングストッパ層を介して形成さ れた外部ベース層と、前記真性ベース層上に形成され、 前記真性ベース層より大きなバンドギャップをもつエミ ッタ層とを有することを特徴とするヘテロ接合バイボー ラトランジスタによって達成される。

【0018】また、上記課題は、コレクタ層と、前記コ レクタ層上に形成されたベース層と、前記ベース層上に 形成され、前記ベース層より大きなバンドギャップをも つエミッタ層と、前記エミッタ層層囲の前記ペース層上 ス層とを有することを特徴とするヘテロ接合バイボーラ トランジスタによって達成される。

【0019】また、上記のヘテロ接合バイボーラトラン ジスタにおいて、前記外部ベース層側壁に、サイドウォ ール層が形成されていることを特徴とするヘテロ接合バ イポーラトランジスタによって達成される。また、上記 課題は、コレクタ圏上に、エッチングストッパ層及び外 部ペース層を順に成長させる工程と、前記外部ペース層 上に所定の形状にパターニングしたマスク層を形成する 工程と、前記マスク層をマスクとして、前記外部ベース 59 れるため、その制御性や再現性は飛躍的に向上し、真性

層を前記エッチングストッパ層に達するまで選択的にエ ッチングした後、露出した前記エッチングストッパ層を **選択的にエッチングして** 前記コレクタ層を露出させる 工程と、露出した前記コレクタ層上に、真性ベース層及 び前記真性ベース層より大きなバンドギャップをもつエ ミッタ層を順に成長させる工程とを有することを特徴と するヘテロ接合バイポーラトランジスタの製造方法によ って達成される。

【0020】また、上記課題は、コレクタ層上に、ベー 90を再成長するため、エミッタ・ベース接合と再成長 10 ス層 エッチングストッパ層及び外部ベース層を順に成 長させる工程と、前記外部ベース層上に所定の形状にバ ターニングしたマスク層を形成する工程と、前記マスク 層をマスクとして、前記外部ベース層を前記エッチング ストッパ層に達するまで選択的にエッチングした後、露 出した前記エッチングストッパ層を選択的にエッチング して、前記ペース層を露出させる工程と、露出した前記 ベース層上に、真性ベース層及び前記真性ベース層より 大きなバンドギャップをもつエミッタ層を順に成長させ る工程とを有することを特徴とするヘテロ接合バイボー ラトランジスタの製造方法によって達成される。

【0021】また、上記課題は、コレクタ層上に、ベー ス層、エッチングストッパ層及び外部ペース層を順に成 長させる工程と、前記外部ベース層上に所定の形状にパ ターニングしたマスク層を形成する工程と、前記マスク 層をマスクとして、前記外部ペース層を前記エッチング ストッパ層に達するまで選択的にエッチングした後、露 出した前記エッチングストッパ層を選択的にエッチング して、前記ベース層を露出させる工程と、露出した前記 ベース層上に、前記ベース層より大きなバンドギャップ 彩成された真性ベース層と、前記真性ベース層周囲の前 30 をもつエミッタ層を成長させる工程とを有することを特 欲とするヘテロ接合バイボーラトランジスタの製造方法 によって達成される。

【0022】また、上記のヘテロ接合バイボーラトラン ジスタの製造方法において、前記外部ベース層を選択的 にエッチングした後に、前記外部ペース層側壁に、サイ ドウォール層を形成することを特徴とするヘテロ接合バ イポーラトランジスタの製造方法によって達成される。 また。上記のヘテロ接合バイボーラトランジスタの製造 方法において、前記サイドウォール層の形成を、前記エ に、エッチングストッパ層を介して形成された外部ペー 40 ッチングストッパ層を選択的にエッチングする前に行う ことが笙ましい。

[0023]

【作用】本発明では、コレクタ圏又はベース層と外部ベ ース層との間にエッチングストッパ層を設け、このエッ チングストゥバ層により外部ベース層の選択的エッチン グを強制的に停止させた後、蘇出させたコレクタ層又は ベース圏上に真性ベース層及びエミッタ圏を順に再成長 させることにより、真性ベース領域の厚さがエッチング によって制御されるのではなく結晶成長によって制御さ

(5)

ベース層を極限まで薄層化することが可能となる。

【0024】また、再成長界面がベース・コレクタ接合 面又はベース中となり、素子特性に大きな影響を与える エミッタ・ベース接合面ではないため、再成長に伴う再 成長界面のコンタミネーションがエミッタ・ベース接合 にまで影響することはなく、良好な素子特性を実現する ことができる。また、エミッタ・ベース接合面積は、メ サ構造によって決定されるのではなく、外部ペース層の 選択エッチングにより形成する関口部の大きさによって 快定されるため、素子の微細化が可能であり、低消費電 10 パターニングする。そしてこのパターニングしたSIN 力化に有利である。

【0025】更に、関口部内の外部ベース層側壁にサイ ドウォール層を形成することにより、真性ペース層及び エミッタ層を再成長させる開口部の大きさを制御するこ とができるため、エミッタ・ベース接合面積を更に微細 化することが可能となる。このように本発明によれば、 微細化が可能であり、良好な高国波特性を有するHBT を容易に得ることができる。

[0026]

【実施例】以下、本発明を図示する実施例を用いて具体 20 的に説明する。図lは本発明の第lの実施例によるHB Tを示す断面図である。半絶縁性GaAs基板10上 に、厚さ500 nmのn* -GaAsサブコレクタ層1 2及び厚さ500nmのn-GaAsコレクタ層14が 形成されている。そしてこのn-GaAsコレクタ層! 4上の中央部には、厚さ20nmのp*-GaAs真性 ベース層22が形成されており、このp゜-GaAs真 性ベース層22上には、厚さ200nmのn-Alass Ga.,,Asエミッタ圏24、厚さ50nmのn*-A 26. 及び厚さ100nmのn' - GaAsエミッタコ ンタクト層28が順に形成されている。

【0027】また、p'-GaAs真性ベース層22の 周囲のn-GaAsコレクタ層14上には、厚さ4nm のn-InGaPエッチングストッパ層16を介して、 厚さ500nm、ドーピング濃度約1×1010cm⁻¹の p* -GaAs外部ペース層18が形成されている。ま た。n'-GaAsエミッタコンタクト層28上には、 例えばAuGe/Auからなるエミッタ電極30がオー 18上には、例えばCr/Auからなるペース電便32 がオーミック接触して形成され、n* - G & A S サブコ レクタ層12上には、例えばAuGe/Auからなるコ レクタ電極34がオーミック接触して形成されている。 【0028】また、n°-GaAsサブコレクタ層12 から半絶縁性GaAs基板10に達するまでO等のイオ ンが注入された素子間分配領域36が形成され、HBT の素子分離を行っている。次に、図1のHBTの製造方 法を、図2及び図3に示す工程図を用いて説明する。

はMOCVDなどの結晶成長法により、厚さ500nm のn* -GaAsサブコレクタ圏12. 厚さ500nm のn-GaAsコレクタ層14、厚さ4nmのn-In GaPエッチングストッパ層16、及び厚さ500n m. ドーピング遺産約1×10⁴⁸cm⁻¹のp* - GaA s外部ペース層18を順にエピタキシャル成長する(図 2 (a) 参照).

【0030】次いで、p*-GaAs外部ペース層18 上に、SiNマスク屋20を形成した後、所定の形状に マスク暦20をエッチングマスクとして、p'-GaA s外部ペース層18をn-InGaPエッチングストッ. パ層16に建するまで選択エッチングし、関口部を形成 する。このとき、n-InGaPエッチングストッパ層 16は、p*-GaAs外部ベース層18の選択エッチ ングに対するストッパとして微能する。

【0031】続いて、この開口部内の翠出したn-1n GaPエッチングストッパ層16を選択的にエッチング 除去して、n-GaAsコレクタ層14を露出させる 〈図2(b)参照〉。 次いで、関口部内の奪出したn -GaAsコレクタ層14上に、ALE (Atomic Layer E prtaxy) などの等方性結晶成長法により、厚さ20nm のp* -GaAs真性ベース層22を選択再成長する。 続いて、このp*-GaAs真性ベース層22上に、M BE (Molecular Beam Epitaxy) 又はMOCVD (Meta 1 Greanic Chemical Vapor Deposition)などの結晶成 長法により、厚さ200nmのn-AlexsGaersA sエミッタ層24、厚さ50nmのn*-Ala Ga. 、Asグレーデッド暦26、及び厚さ100ヵmのn* l。Ga,.x As (x=0~0.25)グレーデッド層 30 -GaAsエミッタコンタクト層28を順に選択再成長 ずる(図3(c)参照)。

【0032】次いで、このn'-GaAsエミッタコン タクト層28上に、例えばAuGe/Auからなるエミ ッタ電極30をオーミック接触させて形成し、また、p '-GaAs外部ベース層18上に、例えばCェ/Au からなるベース電極32をオーミック接触させて形成す る。続いて、p*-GaAs外部ベース圏18.n-i nGaPエッチングストッパ屋16.n-GaAsコレ クタ層14、及びm゚ーGaAsサブコレクタ層12上 ミック接触して形成され、p'-GaAs外部ベース層 46 面をウエットエッチング等によりメサエッチングして、 n* -GaAsサブコレクタ圏12を認出させ、この露 出したn'-GaAsサブコレクタ層12上に、例えば AuGe/Auからなるコレクタ電便34をオーミック 接触させて形成する。

【0033】続いて、O等のイオン注入により、n'-GaAsサブコレクタ層12から半絶縁性GaAs基板 10に達する素子間分離領域36を形成し、素子分離を 行う(図3(d)参照)。 こうして、図1に示すHBT が得られる。このように本実施例によれば、n-GaA 【0029】半能縁性GaAs基板10上に、MBE又 50 sコレクタ層14とp*-GaAs外部ペース層18と

特関平7-245316

10

の間にn-InGaPエッチングストッパ層16を設 け、このn-InGaPエッチングストッパ層16を利 用したp゚-GaAs外部ベース層18の選択エッチン グによって露出させたn-GaAsコレクタ層14上に p* -GaAs真性ペース層22を選択再成長している ことにより、p* -GaAs真性ベース層22の厚さ は、エッチングによって副御されるのではなく、ALE 法などによる結晶収長によって制御されるため、その制 御性や再現性は飛躍的に向上する。従って、いくら薄く してもベース電極32の形成等の他の工程に影響を及ぼ 19 すことはなく、バンチスルー等のデバイス物理の限界ま で薄くすることが可能となり、ベース走行時間を極限ま で小さくすることができる。

【0034】また、p* -GaAs外部ベース層18 は、p'-GaAs真性ベース層22とn-Al,,,G a....Asエミッタ層24とのpn接合の特性等に関係 なく高濃度にドーピングできる上に、いくち厚くしても ベース走行時間には全く影響を及ぼさないため、p゚ー GaAs外部ベース層18のシート抵抗及びベース電極 32とのコンタクト抵抗の両方とも極限まで低減すると 20 けている点に特徴がある。 とができる。

【0035】また、n-GaAsコレクタ層14上にp ' -GaAs真性ベース層22等をを再成長し、素子特 性に大きな影響を与えるエミッタ・ベース接合面を再成 長界面とするものではないため、再成長に伴い再成長界 面に多少のコンタミネーションが生じてもエミッタ・ベ ース接合にまで大きく影響することはなく、良好な素子 特性を真現することができる。

【0036】更に、エミッタ・ベース接合面積は、メサ 機造によって決定されるのではなく。SINマスク圏2 30 【0041】次いで、p* -G8AS外部ペース層18 Oをエッチングマスクとするp゚−GaAs外部ベース 218の選択エッチングにより形成する関口部の大きさ によって決定されるため、エミッタ帽が1μm以下の微 細側工も容易である。従って、素子の微細化が可能であ り、低消費電力化に有利である。

【0037】次に、本発明の第2の実施例によるHBT を、図4を用いて説明する。図4は第2の真施例による HBTを示す断面図である。尚、上記図1に示すHBT と同一構成要素には同一符号を付して説明を省略する。 レクタ層12. n-GaAsコレクタ層14、及び厚さ 15 nmのp* - GaAsベース層38が順に形成され ている。そしてこのp'-GaAsベース層38上の中 央部には、厚さ15nmのp* - GaAs真性ベース圏 22が形成されており、このp1 - GaAs真性ベース 層22上には、n-A!。.ュGa。.ュAsエミッタ層2 4. n'-A!x Ga_{1-x} Asグレーデッド層26、及 びn* -GaAsエミッタコンタクト層28が順に形成

【0.038】また、p*-GaAs真性ベース層22の 50 サブコレクタ層12上面をメサエッチングしてn*-G

園囲のp'-GaAsベース層38上には、n-InG aPエッチングストッパ層16を介して、p*-GaA s外部ペース層 18が順に形成されている。また、n' -GaAsエミッタコンタクト層28上には、エミッタ 電極30がオーミック接触して形成され、p¹-GaA 5外部ペース層18上には、ペース電極32がオーミッ ク接触して形成され、n°-GaAsサブコレクタ回l 2上には、コレクタ電極34がオーミック接触して形成 されている。

【0039】また、n'-GaAsサブコレクタ層12 から半絶縁性GaAs基板10に達するまでO等のイオ ンが注入された素子間分解領域36が形成され、HBT の素子分離を行っている。とのように、本真施例による HBTは、上記第1の実施例によるHBTがn-GaA sコレクタ屋14とp'-GaAs外部ベース層18と の間にn-inGaPエッチングストッパ層16を設け ているのに対して、p*-GaAsベース層38とp* -GaAs外部ベース屋18との間に、即ち広義のベー ス層中にn-lnGaPエッチングストッパ層16を設

【0040】次に、図4のHBTの製造方法を、図5及 び図6に示す工程図を用いて説明する。 尚、上記図2及 び図3に示すHBTと同一構成要素には同一符号を付し て説明を省略する。半絶縁性GaAs基板10上に、n -GaAsサプコレクタ層12、n-GaAsコレク 夕層14、厚さ15nmのp'-GaAsベース層3 8. n-inGaPエッチングストッパ層16. 及びp -GaAs外部ペース層18を順にエピタキシャル成 長する (図5 (a) 容照)。

上にパターニングしたSiNマスク層20をエッチング マスクとして、p'-GaAs外部ベース層18をn-InGaPエッチングストッパ層16に達するまで選択 エッチングし、閉口部を形成する。続いて、この閉口部 内の露出したn-InGaPエッチングストッパ層16 を選択的にエッチング除去して、p* -GaAsベース 層38を裁出させる(図5(b) 表認)。

【0042】次いで、関口部内の露出したp*-GaA sベース層38上に、厚さ15nmのp゚ーGaAs真 半絶縁性GaAs基板10上に、n* -GaAsサブコ 49 性ベース圏22. n -Al,...,Ga,...Asエミッタ圏 24. n' -Al_x Ga_{1-x} Asグレーデッド層26、 及びn'-GaAsエミッタコンタクト層28を順に選 択再成長する (図6 (c)参照)。次いで、このn'-GaAsエミッタコンタグト屋28上にエミッタ電極3 0を. p'-GaAs外部ベース層18上にベース電極 32を、それぞれオーミック接触させて形成する。 続い て、p'-GaAs外部ベース圏18、n-InGaP エッチングストッパ層16.p*-GaAsベース層3 8. n-GaAsコレクタ層14、及びn'-GaAs 8ASサブコレクタ唐12を舊出させ、この露出した巾

・ - GaASサブコレクタ層12上にコレクタ電便34 をオーミック接触させて形成する。

【0043】続いて、n*-GaAsサブコレクタ層1 2から半絶縁性G a A s 基板 1 0 に達する素子間分離鎖 域36を形成し、素子分離を行う(図6(d)参照)。 こうして、図4に示すHBTが得られる。このように本 実施例によれば、p* - GaAsベース層38とp* -GaAs外部ベース層18との間に、即ち広義のベース 層中にn-InGaPエッチングストッパ圏16を設 け、このn-InGaPエッチングストッパ座16を利 用したp'-GaAs外部ベース層18の選択エッチン グによって露出させたり、-GaAsベース層38上に p°-GaAs真性ベース層22を選択再成長している ことにより、真性ベース領域をなすp* - GaAsベー ス層38及びp*-GaAs真性ベース層22の厚さが 結晶成長によって制御されること、p* - GaAs外部 ペース層 1 8 が高速度にドーピングできること。p* -GaAsベース層38上にp゚ーGaAs真性ベース層 22を再成長し、エミッタ・ベース接合面を再成長界面 20 としないこと、エミッタ・ベース接合面積がp゚ーG® As外部ベース層18に形成する関口部の大きさによっ て決定されること等から、上記第1の実施例の場合と同 様の効果を奏することができる。

【0044】次に、本発明の第3の実施例によるHBT を、図7を用いて説明する。図7は第3の実施例による HBTを示す断面図である。尚、上記図4に示すHBT と同一構成要素には同一符号を付して説明を省略する。 半絶縁性GaAs基板10上に、n゚ーGaAsサブコ 20 nmのp* - GaAsベース層38が順に形成され ている。そしてとのp* -GaAsベース層38上の中 央部には、n-Ale.aiGae.asAsエミッタ層24、 n* -Alx Garax Asグレーデッド磨26、及びn * - GaAsエミッタコンタクト圏28が順に形成され

【0045】また、n-Ale.15Ga.15Asエミッタ 屋24の国間のp'-GaAsベース層38上には、n - InGaPエッチングストッパ層16を介して、p* た。n* -GaAsエミッタコンタクト層28上には、 エミッタ電極30がオーミック接触して形成され、0° -GaAs外部ベース圏18上には、ベース関係32が オーミック接触して形成され、n*-GaAsサブコレ クタ層12上には、コレクタ電攝34がオーミック接触 して形成されている。

【0046】また、n*-GaAsサプコレクタ層12 から半絶縁性GaAs基板10に達するまでO等のイオ ンが注入された素子間分解領域36が形成され、HBT 法を、図8及び図9に示す工程図を用いて説明する。 尚、上記図8及び図9に示すHBTと同一機成要素には 同一符号を付して説明を省略する。

12

【0047】半絶縁性GaAs基板10上に、n°-G aAsサプコレクタ層12. n-GaAsコレクタ層1 4. 厚さ20nmのp* - GaAsベース層38. ninGaPエッチングストッパ層16.及びp*-Ga AS外部ベース層18を順にエピタキシャル成長する (図8 (a) 参照)。次いで、p'-GaAs外部ペー ス層18上にパターニングしたSェNマスク層20をエ ッチングマスクとして、p* -GaAs外部ペース圏1 8をn-InGaPエッチングストッパ回16に達する まで選択エッチングし、閉口部を形成する。続いて、こ の開口部内の製出したn-InGaPエッチングストッ パ層16を選択的にエッチング除去して、p*-GaA \$ベース層38を露出させる(図8(b)参照)。

【0048】次いで、関口部内の選出したp゚-GaA sベース圏38上に、n-Ale.agGae.rsAsエミッ 夕屠24、n* - A l x G a , . x A s グレーデッド層 2 6. 及びn* -GaAsエミッタコンタクト層28を順 に遵釈再成長する(図9(c)参照)。次いで、このn ' -GaAsエミッタコンタクト層28上にエミッタ電 極30を、p* −GaAs外部ペース層18上にペース **כを32を、それぞれオーミック接触させて形成する。** 続いて、p'-GaAs外部ベース層18、n-InG aPエッチングストッパ層16、p*-GaAsベース 磨38、n-GaAsコレクタ磨14、及びn*-Ga ASサプコレクタ層12上面をメサエッチングしてn* -GaAsサブコレクタ層12を露出させ、この露出し レクタ圏12. n-GaAsコレクタ層14、及び厚さ 30 たn*-GaAsサブコレクタ圏12上にコレクタ営権 34をオーミック接触させて形成する。

【0049】続いて、n°-GaAsサブコレクタ回1 2から半絶縁性GaAs基板10に達する素子間分離領 域36を形成し、素子分配を行う(図9(d)参照)。 こうして、図7に示すHBTが得られる。このように本 実絡例によれば、p'-GaAsベース圏38とp'-GaAs外部ベース層18との間に、即ち広義のベース 圏中にn-InGaPエッチングストッパ磨16を設 け、このn-InGaPエッチングストッパ圏16を利 -GaAs外部ペース層18が順に形成されている。ま 40 用したp'-GaAs外部ペース層18の選択エッチン グによって露出させたり、一GaAsベース層38上に n-Ale.21Gae.75Asエミッタ層24を選択再成長 していることにより、真性ベース領域をなすり*-Ga Asベース層38の層厚が結晶成長によって制御される こと、p'-GaAs外部ベース層18が高濃度にドー ピングできること、エミッタ・ベース接合面積がp゚-GaAs外部ベース層18に形成する開口部の大きさに よって決定されること等から、上記第2の実施例の場合 とほぼ司機の効果を奏することができる。

の素子分離を行っている。次に、図7のHBTの製造方 50 【0050】但し、p*-GaAsベース層38上にn

特闘平?-245316

- A 1 • . › 。 G a • . › , A s エミッタ層2 4 を再成長し、エ ミッタ・ベース接合面を再成長界面としているため、こ の再成長界面のコンタミネーションが素子特性に大きな 影響を及ぼし、電流利得等の素子特性を低下させるとい う問題は解決されない。次に、本発明の第4の実施例に よるHBTを、図10を用いて説明する。

13

【0051】図10は第4の実施例によるHBTを示す 断面図である。尚、上記図1に示すHBTと同一様成要 素には同一符号を付して説明を省略する。半絶録性G a As 基板 10上に、n゚ーGaAsサブコレクタ層 12 及びn-GaAsコレクタ層14が順に形成されてい る。そしてこのn-GaAsコレクタ層14上の中央部 には、p'-GaAs真性ベース層22が形成されてお り、このp* - GaAs真性ベース層22上には、n-Al., 15 Ga., 75 Asエミッタ屋24. nº -Alx G a.x Asグレーデッド層26、及びn'-GaAsエ ミッタコンタクト層28が頭に形成されている。

【0052】また、p'-GaAs真性ベース層22の 周囲のp'-GaAsベース層38上には、n-InG s 外部ペース層 18 が順に形成されている。 そしてこの p* -GaAs外部ベース層18側壁には、SiNサイ ドウォール圏40が形成されている点に本真施例の特徴 がある.

【0053】また、n'-Gaasエミッタコンタクト **圏28上には、エミッタ電板30がオーミック接触して** 形成され、p* -GaAs外部ベース層18上には、ベ ース電極32がオーミック接触して形成され、n°-G aA8サブコレクタ層12上には、コレクタ電板34が オーミック接触して影成されている。また、n°-Ga 30 4をオーミック接触させて形成する。 A&サブコレクタ層12から半絶縁性GaAs基板10 にまで達する索子間分離領域36が形成され、HBTの 素子分離を行っている。

【0054】次に、図10のHBTの製造方法を、図1 1及び図12に示す工程図を用いて説明する。尚、上記 図2及び図3に示すHBTと同一機成要素には同一符号 を付して説明を省略する。上記図2(a)~(b)に示 す工程とほぼ同様にして、半絶縁性GaAs基板10上 に、n'-GaAsサブコレクタ屋12、n-GaAs コレクタ磨14.n-!nGaPエッチングストッパ層 16. 及びp* - GaAs外部ペース層18を順にエピ タキシャル成長する。続いて、p'-GaAs外部ペー ス層18上にパターニングしたS:Nマスク層20をエ ッチングマスクとして、p゚ーGaAs外部ペース層1 8をn-InGaPエッチングストッパ層16に達する まで選択エッチングし、開口部を形成する(図11 (a) 容顯)。

【0055】次いで、全面にSIN膜を堆積した後、R IE(Reactive Ion Etching)を行い、嗣口部内のp*

させ、SINサイドウォール圏40を形成する(図11 (b) 参照)。次いで、開口部内に露出したn-InG aPエッチングストッパ層16を選択的にエッチング除 去して、n-GaAsコレクタ層14を舞出させる(図 12(c)参照)。

14

【0056】尚、p*-GaAs外部ベース圏18側壁 へのSINサイドウォール層40の形成は、n-InG aPエッチングストッパ層16を選択的にエッチング除 去した後に行ってもよいが、既に露出しているn-Ga ASコレクタ層14衰面にコンタミネーションが生じる 危険性が強いため、上記のように関口部内のn-InG aPエッチングストッパ層16を選択的にエッチング除 去してn-GaAsコレクタ層14を認出させる前に行 うととが望ましい。

【0057】次いで、上記図3 (c)~(d)に示す工 程と同様にして、露出したn-GaAsコレクタ層14 上に、p'-GaAs真性ベース圏22、n-Ale.25 Ga...Asエミッタ屋24、n'-Alx Ga..x A sグレーデッド層26、及びn* -GaAsエミッタコ aPエッチングストッパ番16を介して、p゚ーGaA 20 ンタクト層28を順に選択再成長する。続いて、このn - GaAsエミッタコンタクト風28上にエミッタ電 極30を、p* −GaAs外部ベース層18上にベース 穹極32を、それぞれオーミック接触させて形成する。 更に、p゚ーGaAs外部ベース層18、n-InGa Pエッチングストッパ層16、p゚ーGaAsベース層 38. n-GaAsコレクタ圏14. 及びn°-GaA sサブコレクタ層12上面をメザエッチングしてn^-GaAsサブコレクタ層12を露出させ、この露出した n* -GaAsサブコレクタ圏12上にコレクタ電極3

> 【0058】続いて、p* -GaAsサブコレクタ層1 2から半絶縁性GaAs基板10に達する素子間分離鎖 域36を形成し、 景子分解を行う (図12 (d)参 照)。 こうして、 図4 に示すHBTが得られる。 このよ うに本真施例によれば、pº-GaAs外部ペース層1 8側壁にS:Nサイドウォール層40が形成されている 点を除けば、上記第1の実施例によるHBTと同じであ るため、上記第1の実施例の場合と同様の効果を奏する ことができる。

【0059】また、p'-GaAs外部ペース層18側 壁にSiNサイドウォール層40を形成することによ り、その中にp* - GaAs真性ベース圏22及びn-AlassGaarsAsエミッタ層24等を再成長させる 関口部の大きさを小さくすることができるため、エミッ タ・ベース接合面積を更に微細化することが可能とな る。そしてこのSINサイドウォール層40の厚さを制 御することにより、微細化の程度を容易に制御すること もできる。

【0060】尚、本実施例においては、上記第1の実施 -GaAs外部ベース層18側壁にのみS・N膜を残存 50 例によるHBTのp・-GaAs外部ベース層18側壁

(9)

にSiNサイドウォール署40を形成した場合について 説明したが、上記第2及び第3の実施例によるHBTの p* -GaAs外部ベース層18側壁にSINサイドウ ォール層を形成してもよい。また、上記第1万至第4の 実経例においては、AIG aAs/GaAs系のHBT に本発明を適用したが、とれに限定されることなく、例 えばInP/InGaAs系、GaAs/Ge系などの 他の化合物半導体を用いたHBTに適用することも可能 である。

15

[0061]

【発明の効果】以上説明したように、本発明によれば、 コレクタ屋又はベース層と外部ベース層との間にエッチ ングストッパ層を設け、このエッチングストッパ層によ り外部ペース層の選択的エッチングを強制的に停止させ た後、露出させたコレクタ層又はベース層上に真性ベー ス層及びエミッタ圏を順に再成長させることにより、真 性ベース領域の厚さがエッチングによって制御されるの ではなく結晶成長によって制御されるため、その制御性 や再現性は飛躍的に向上し、真性ベース層を極限まで薄 層化することが可能となる.

【0062】また、再成長界面はベース・コレクタ接合 面又はベース中であって、素子特性に大きな影響を与え るエミッタ・ベース接合面ではないため、再成長に伴う 再成長界面のコンタミネーションがエミッタ・ベース接 合にまで影響することはなく、良好な素子特性を実現す ることができる。また、エミッタ・ベース接合面積は、 メサ構造によって決定されるのではなく、外部ベース層 の選択エッチングにより形成する関口部の大きさによっ て決定されるため、素子の微細化が可能であり、低消費 営力化に有利である。

【0063】更に、外部ベース層側壁にサイドウォール 層を形成することにより、その中に真性ペース層及びエ ミッタ圏を再成長させる開口部の大きさを制御すること ができるため、エミッタ・ベース接合面積を更に敵細化 するととが可能となる。従って、高速性に優れ、低消費 電力化が可能で、かつ良好な素子特性を有するHBTを 容易に得ることができ、HBTの集債回路の高性能化に 大きく寄与することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例によるHBTを示す断面 40 60…m゚ーGaAsエミッタキャップ層 図である。

【図2】図1のHBTの製造方法を説明するための工程 図(その1)である。

【図3】図1のHBTの製造方法を説明するための工程 図(その2)である。

【図4】本発明の第2の実施例によるHBTを示す断面 図である。

【図5】図4のHBTの製造方法を説明するための工程 図(その1)である。

【図6】図4のHBTの製造方法を説明するための工程 50 80…n'-GaAs基板

図(その2)である。

【図7】本発明の第3の実施例によるHBTを示す断面 図である。

【図8】図7のHBTの製造方法を説明するための工程 図(その1)である。

【図9】図7のHBTの製造方法を説明するための工程 図(その2)である。

【図10】本発明の第4の実施例によるHBTを示す断 面図である。

10 【図11】図10のHBTの製造方法を説明するための 工程図 (その1) である。

【図12】図10のHBTの製造方法を説明するための 工程図 (その2) である。

【図13】従来の外部ベースに再成長を用いたHBTの 製造方法を説明するための工程図である。

【阿14】従来のエミッタに真成長を用いたHBTの製 造方法を説明するための工程図である。

【符号の説明】

10…半絶縁性GaAs芸板

12…n'-GaAsサブコレクタ層

14…n-GaAsコレクタ層

16…nーinGaPエッチングストッパ層

18…p'-GaAs外部ベース層

20…S!Nマスク屋

22…p'-GaAs真性ベース圏

24…n-Al,,,Ga,,,ASエミッタ圏

26…n'-Alx Ga.x Asグレーデッド層

28…n'-GaAsエミッタコンタクト層

30…エミッタ電極

30 32…ベース電極

34…コレクタ電極

36…素子間分解領域 38…p'-GaAsベース圏

4.0…S + Nサイドウォール圏

50…半絶縁性GaAs基板

52…n'-GaAsサブコレクタ層

54…n-GaAsコレクタ層

56…p-GaAsベース層

58…nーAlGaAsエミッタ層

62--WS ·层

64…5102 層

68…p'-GaAs外部ペース圏

70…T:/Pt/Auベース電極

72… 索子間分離領域

74…AuGe/N:/Auコレクタ電極

76…S!O. 層

78…Tı/Pt/Auエミッタ電極

特関平7-245316

18 82…n゚~GaAsバッファ層 *92…n'-GaAsエミッタキャップ圏 84…n-GaAsコレクタ圏 94…エミッタ電極 86…p-GaAsベース層 96…ベース電極 88…PAS贖 98…コレクタ電極 90…nーAlGaAsエミッタ層 【図1】 【図2】 本発明の第1の実施例によるHBTを示す断面図 図1のHBTの製造方法を説明するための工程図(その1) **(a) -1**8 -14 -12 <u>12</u> 10 --- 平純維法 GaAs 茅板 12 --- n^{*}- GaAs サブコレクタ版 14…n-GaAs コレクタ期 16…n-tsGdPエッチングストッパ猫 18…p*-GaAs 外部ペース層 10… 中絶域性 GaAs 基板
12…n*GaAs コレクタ暦
14…n*GaAs コレクタ目
16…n*BCGP エッテングストッパ底
18…p*GaAs 外部ペース層
20… SSN マスク層
24…p*GaAs 宮性ペース層
24…p*AbsGmmAs エミッタ際
26…p*AbCg-xAs グレーデッド層
20…p*Ab*Gas エミックのチャト域 **(b)** 20 184 -18 18--16 ~14 -12 20…0 「Gasa エミッタコンタクト層 90…エミッタ電板 52…ペース電板 34…コレクタ環板 36… ※字別分離領域 -10 20 ··· SIN マスク局


(10)


(11)

特関平7-245316

[図3]


図1のHBTの製造方法を領明するための工程図(その2)






[図4]


本発明の第2の実施例による HBT を示す断面図



[図5]

図4のHBTの製造方法を範囲するための工程図(その1)





(12)


特闘平7-245316


[図6]


図4のHBTの製造方法を説明するための工程図(その2)

[図?]

本発明の第3の実施例による HBT を示す新面図









[図8]

図7の HBT の製造方法を説明するための工程図(その I)





(13)


特関平7-245316


【図9】


図7の HBT の製造方法を説明するための工程図(その 2)



本発列の第4の実施例による HBT を示す断面図









[図11]


図 10 の HBT の製造方法を説明するための工程図(その 1)







[図12]

図 10 の HBT の製造方法を説明するための工程図(その 2)






【図13】



(15)

特闘平7-245316

[214]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.